Lors du Symposium international de l’IEEE sur les circuits et les systèmes (ISCAS) 2026, qui s’est tenu le 25 mai, He Tingbo, directeur de Huawei et président de son activité semi-conducteurs, a prononcé un discours intitulé « La nouvelle voie des semi-conducteurs en pratique ». Lors de son discours, elle a présenté le Loi d’échelle Tau (τ)un nouveau principe directeur conçu pour soutenir l’évolution des semi-conducteurs alors que la loi de Moore traditionnelle se heurte à des obstacles physiques et économiques croissants.
Un passage de l’espace au temps
Depuis plus de cinq décennies, l’industrie s’appuie sur la mise à l’échelle géométrique, c’est-à-dire la réduction de la taille des transistors pour améliorer les performances. Cependant, alors que les coûts de conception des nœuds avancés dépassent désormais le milliard de dollars par puce et que la réduction des coûts des transistors est au point mort, Huawei affirme que l’attention doit passer de « l’espace » au « temps ».
La loi d’échelle de Tau propose d’utiliser la constante de temps (τ) – représentant le délai de propagation du signal – comme mesure de base pour progresser sur l’ensemble de la pile informatique, depuis les transistors individuels jusqu’aux centres de données massifs. En compressant systématiquement τ, Huawei vise à améliorer les performances et la densité sans s’appuyer uniquement sur les derniers équipements de lithographie.
LogicFolding : révolutionner les SoC mobiles
La pierre angulaire de cette nouvelle loi est LogiquePliageune méthodologie de conception qui empile les circuits numériques, analogiques et mémoire en couches actives verticales. Dans les applications SoC mobiles, cette technologie a déjà démontré une augmentation de 55 % de la densité des transistors et une amélioration de 41 % de l’efficacité énergétique sur les nœuds de processus fixes.
Huawei a dévoilé une feuille de route ambitieuse pour ses processeurs Kirin :
- 2026 : Les premières puces Kirin à adopter LogicFolding comporteront une fréquence de base de performance CPU de 3,1 GHz.
- 2027-2028 : Les fréquences devraient grimper respectivement à 3,39 GHz et 3,71 GHz.
- 2029 : Les fréquences du processeur devraient franchir la barrière des 4 GHz.
D’ici 2031, Huawei s’attend à ce que ses puces haut de gamme basées sur la loi d’échelle Tau atteignent une densité de transistor équivalente à un processus de 1,4 nm (14 Å).
Faire évoluer les systèmes d’IA
La loi de mise à l’échelle de Tau aborde également le « dilemme du sortilège » dans l’informatique IA, où la mémoire et la puissance délivrée sont limitées par le périmètre de la puce. À travers Pliage 3DHuawei déplace ces ressources vers la surface de la puce, ce qui leur permet d’évoluer en fonction de la zone plutôt que de la simple circonférence.
Les principales technologies d’infrastructure d’IA comprennent :
- Bus unifié (UB) : Un protocole qui réduit la latence d’accès à distance de bout en bout de quelques dizaines de microsecondes à environ 100 nanosecondes.
- Salut-ONE : Un moteur d’interconnexion optique haute densité offrant une bande passante de 8 Tbit/s. Il réduit les distances de transmission SerDes d’environ 0,001 km à 0,00005 km, tout en étendant la portée de panneau à panneau à 0,1 km.
L’Ascend 950 (2026) et l’Ascend 990 utiliseront initialement l’empilement 2,5D et 3D, l’Ascend 990 devant intégrer pleinement LogicFolding d’ici 2030.
Un appel à une collaboration mondiale
He Tingbo a souligné que Huawei avait déjà produit en masse 381 puces basées sur ces principes au cours des six dernières années. Elle a toutefois souligné que l’avenir de l’industrie des semi-conducteurs dépend de l’ouverture. « Aucune entreprise ne peut trouver seule toutes les réponses », a-t-elle déclaré, invitant les scientifiques et ingénieurs du monde entier à collaborer sur la loi de mise à l’échelle Tau pour multiplier par plus de 100 la croissance de l’intégration matérielle d’ici 2035.
